SEMICONDUCTOR DEVICE

Patent number:

JP4352362

Publication date:

1992-12-07

Inventor:

SHIMOJI NORIYUKI

Applicant:

ROHM COLTD

Classification:

- international:

G11C16/02; H01L27/115; H01L29/78; H01L29/788;

H01L29/792

- european:


G11C16/04M; H01L27/115

Application number: JP19910155821 19910529

Priority number(s): JP19910155821 19910529

Abstract of JP4352362

PURPOSE:To perform a write operation and an erase operation in each memory and to eliminate a need for a transistor for selection use by a method wherein a well is separated in such a way that memory transistors are arranged in a row and a memory cell can be selected from a matrix composed of wining for gates and of wells. CONSTITUTION:For example, when a write operation is executed to a memory cell 5, a ground potential is given to a well W2 and a programming voltage VPP is applied to gate control wining Y2. A high electric field is generated between a gate electrode for a memory transistor T22 in the memory cell 5 and the well W2; a write state to the memory cell 5 is realized. On the other hand, a maximum voltage VWP within a range not causing a write operation is applied, via gate control wining Y1, to a gate electrode for a memory cell 8 which shares the selected memory cell 5 and the well W2. As a result, a storage state is not caused. When the gate control wining and the voltages for wells are selected in this manner, the selection and the nonselection of the memory cell can completely be performed.



Also published as:

US5343423 (A.

Data supplied from the esp@cenet database - Worldwide

(19) [] 本国特計庁 (J P) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-352362

(43)公開日 平成4年(1992)12月7日


(51) Int.Cl. ⁵		識別記号	+	庁内整理番号	F	Ī				技術表示箇所
H01L 2	16/02									
G11C 1							•			
HOIL 2			X	8422-4M						
				8831 – 4M	Н	0 1 L	27/10		4 3 4	
				9191-5L	G	11C	17/00		307 A	
					審査請求	未請求	京 請求事	の数3	(全 5 頁)	最終質に続く
(21)出願番号		特廚平3-15582	1		(71)	出願人	0001160	24		
							ローム株式会社			
(22)出顧日		平成3年(1991)5月29日					京都府东	京都市才	古京区西院溝	崎町21番地
					(72)	発明者	下地 敖	見之		
				,			京都市在 社内	与京区区	雪院溝崎町21	口一丛株式会
					(74)	代理人	弁理士	佐野	静夫	
					,,,,,	14274	71-3.22	12.74		
					.					

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】トラップ型のメモリセルをマトリクス状に配し てなる半導体装置において、選択用トランジスタを不要 とした簡単な構成を実現する。

【構成】メモリトランジスタが一列に並ぶようにウエル を分離する手段と、分離された各ウエルごとに電圧を印 加する第1の電圧印加手段と、分離された各ウエルの同 一行のメモリトランジスタのゲート電極を結ぶ複数の配 線と、この複数の配線に対し各配線ごとに電圧を印加す る第2の電圧印加手段と、を設けて情報の書き込みを第 1、第2の電圧印加手段によって行い得るように構成し た。



1

【特許請求の範囲】

【請求項1】トラップ型のメモリセルをマトリクス状に 配してなる半導体装置において、メモリトランジスタが 一列に並ぶようにウエルを分離する手段と、分離された。 各ウエルごとに電圧を印加する第1の電圧印加手段と、 分離された各ウエルの同一行のメモリトランジスタのゲ - ト電極を結ぶ複数の配線と、前記複数の配線に対し各 配線ごとに電圧を印加する第2の電圧印加手段と、を備 え、情報の書き込みを前記第1、第2の電圧印加手段に よって行ない得るようにしたことを特徴とする半導体装 10 置。

【請求項2】情報の消去も前記第1、第2電圧印加手段 によって行なうようにしたことを特徴とする請求項1に 記載の半導体装置。

【請求項3】情報の書き込み時に情報の書き込みを行な うべく選択されたメモリトランジスタを有するウエルに は接地電位又は低電圧を印加するとともに該選択された メモリトランジスタのゲート電極にはプログラム電圧V PPを印加し、前記メモリトランジスタとウエルを共通 にする情報の書き込みを行なわない非選択のメモリトラ ンジスタのゲート電極には情報の書き込みが行なわれな い範囲内の高い電圧VWPを印加し、前記選択されたメ モリトランジスタと上記配線の1つを共通にする非選択 のメモリトランジスタのウエルには (VPP-VWP) 以上の電圧を印加するようにしたことを特徴とする請求 項1に記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はMNOSやMONOS等 の如きトラップ型の不揮発性メモリをマトリクス状に配 30 した半導体装置に関するものである。

[0002]

【従来の技術】従来、このような半導体装置では基板 (ウエル) は全メモリセルについて共通であり、1つの メモリトランジスタのゲートを選択すると、そのライン につながっている他のメモリトランジスタが全て選択さ れてしまう。よって、非選択のメモリトランジスタに対 しては書き込みを禁止するためビット線に電圧を印加す るようにしており、そのビット線の電流の漏洩を防ぐた めメモリトランジスタとは別に選択用トランジスタを設 40 けていた。

【0003】図5、図6は斯る従来の半導体装置の回路 構成を示している。図5は特開昭62-45182号に 開示されているものと同じであり、図6は特開昭59-211281号に関示されているものと同じである。図 5において、30はウエルであり、メモリセルM1, M 2, M3, M4 ·····全てに対し共通となっている。各 メモリセルにはメモリトランジスタQm以外に選択用ト ランジスタQsが設けられている。図6においても、3

つながっている如くウエルは共通であり、各メモリセル にはメモリトランジスタ33と選択用トランジスタ34 が設けられている。

[0004]

【発明が解決しようとする課題】このように、従来のメ モリ・マトリクスの半導体装置では各メモリセルにメモ リトランジスタとは別に選択トランジスタを必要として いるので、その分、各メモリセルは大きくなり、従って 半導体装置全体が大型化していた。しかも選択用トラン ジスタに対する配線を施したり、電圧を与えたりするの で、構成が複雑であった。本発明はこのような点に鑑み なされたものであって、選択用トランジスタを不要とし た簡単な構成の半導体装置を提供することを目的とす る。

[0005]

【課題を解決するための手段】上記の目的を達成するた め本発明では、トラップ型のメモリセルをマトリクス状 に配してなる半導体装置において、メモリトランジスタ が一列に並ぶようにウエルを分離する手段と、分離され た各ウエルごとに電圧を印加する第1の電圧印加手段。 と、分離された各ウエルの同一行のメモリトランジスタ のゲート電極を結ぶ複数の配線と、前記複数の配線に対 し各配線ごとに電圧を印加する第2の電圧印加手段と、 を傭え、情報の書き込みを前記第1、第2の電圧印加手 段によって行ない得るようにしている。

【0006】また、本発明の半導体装置では、情報の書 き込み時に情報の書き込みを行なうべく選択されたメモ リトランジスタを有するウエルには接地電位又は低電圧 を印加するとともに該選択されたメモリトランジスタの ゲート電極にはプログラム電圧VPPを印加し、前記メ モリトランジスタとウエルを共通にする情報の書き込み を行なわない非選択のメモリトランジスタのゲート電板 には情報の書き込みが行なわれない範囲内の高い電圧V WPを印加し、前記選択されたメモリトランジスタと上 記配線の1つを共通にする非選択のメモリトランジスタ のウエルには (VPP-VWP) 以上の電圧を印加する ようにしている。

[0007]

【作用】このような構成によると、メモリセルはゲート の配線とウエルのマトリクスから選択されるので、書き 込みや消去を各メモリセルごとに行なうことができる。 また、選択用のトランジスタが存しないので、各メモリ セルが縮小されるとともに配線数も少なくなる。

【実施例】本発明を実施した図1において、W1~W4 は互いに分離されたウエルであり、各メモリセルはメモ リトランジスタT11~T44のみで構成されており、 従来例で用いられていたような選択用トランジスタは存 在しない。各ウエルW1~W4にはメモリトランジスタ 1、32で示している部分が全てのメモリM1 \sim M3に 50 がY方向に並んでいる。Y1 \sim Y4はウエルW1 \sim W4

に関しX方向に並んだメモリトランジスタのゲート電極 に共通なゲート制御配線である。1は書き込み時に前記 ウエルW1、W2、W3、W4ごとに電圧を与える書き 込み用のX・デコーダであり、2は書き込み時及び読み 出し時にゲート制御配線Y1、Y2、Y3、Y4ごとに 電圧を与えるY・デコーダである。また、3は読み出し 時にウェルW1、W2、W3、W4ごとに電圧を与える 読み出し用のX・デコーダである。

【0009】D1~D4はドレイン用の配線であり、S 配線である。このように本実施例では配線 Y1~Y4と ウエルW1~W4は互いに直交しメモリ・マトリクスを 様成している。

【0010】図2、図3は前記ウエルW1~W4を互い に分離する構造例を示しており、図2はn型の半導体基 板11の上部に形成されたPウエル層を酸化膜よりなる トレンチ12a~12cで分離した場合を示している。 ここで、13はウエル内に形成されたソース領域、14 はドレイン領域であり、15はゲート電極、16はS1 O2の酸化膜、17はSiNの窒化膜である。一方、図 20 3は図2のトレンチ12a~12cの代わりにn型の基 板11に独立に形成した各PウエルW1~W4と基板1 1とのPN接合を逆パイアスすることによりウエルW1 ~₩4を分離しており、上方にはフィールド酸化膜18 a~18eが図示の如く設けられている。他の部分は図 2と同一である。

【0011】次に図示の半導体装置の書き込みにおける 各メモリトランジスタT11~T44に対する印加電圧 動作について図4を参照しながら説明する。今、メモリ セル5に書き込みを行なうものとする。この場合、まず 30 ウエルW2に接地電位(又は低電圧)を与え、ゲート制 **御配線Y2に図4に示すようなプログラム電圧VPPを** 印加する。すると、メモリセル5のメモリトランジスタ T22のゲート電極とウエルW2間には高電界が発生し 電子が基板11から注入され室化膜17にトラップされ る。これにより、メモリセル5に対する書き込み状態が 実現される。

【0012】非選択のメモリセル、例えば選択されたメ モリセル 5 とウエルW 2 を共通にするメモリセル 8 のゲ ート電極にはゲート制御配線Y1を介して図4に示す館 40 T11~T44 メモリトランジスタ 圧VWPをかける。この電圧VWPは書き込みが起こら ない範囲の最大の電圧であるが、必ずしもその値に選ぶ 必要はなく、VWPよりやや低い電圧であってもよい。 いずれにしても、この電圧VWPではメモリセル8のメ モリトランジスタT12のゲート電極とウエルW2間に 生じる電界は弱く、電子の注入は生じない。従って、電 子のトラップもないので、記憶状態は生じない。

【0013】次にメモリセル10のように前記選択メモ リセル5とウエルは異にするがゲート制御配線Y2を共

通にする非選択のメモリセルはゲート電極とウエル間の 電位差 (VPP-X) がVPP-X≦VWPなる電圧 X、即ちX≥VPP-VWPなる電圧をかけておく。

【0014】このようにすると、選択されたメモリセル 5とウエルもゲート制御配線も共通にしない他の非選択 のメモリセル9等に対して、

VWP-(VPP-VWP) = (2VWP-VPP)

なる電位差がかかるが、これが-VWN~VWPの範囲 にあれば、書き込み、消去のいずれにおいても誤動作は は全メモリトランジスタに共通に接続されたソース用の 10 生じない。尚、図4によれば(2 VWP-VPP)はほ ばOVになる。以上の書き込み動作において各メモリセ ルのメモリトランジスタのソース領域・ドレイン領域に は電圧を印加する必要がなく、オープン状態のままでよ

> 【0015】以上において、主として書き込み動作につ いて述べたが、消去の場合も同様にゲート制御配線とウ エルの電圧を選ぶことでメモリセルの完全な選択と非選 択が行なえる。

[0016]

【発明の効果】以上説明したように本発明によれば、メ モリセルはゲートの配線とウエルのマトリクスから選択 されるので、書き込みや消去を各メモリセルごとに行な うことができる。また、選択用のトランジスタが存しな いので、各メモリセルが縮小されるとともに配線数も少 なくなるという効果があり、本発明は極めて有用であ

【図面の簡単な説明】

【図1】 本発明を実施した半導体装置の回路結線図。

【図2】 そのウエルを複数に分割する構造例を示す

同じくウエルを複数に分割する他の構造例を 【図3】 示す図。

メモリトランジスタのゲートとウエルに印加 【図4】 する電圧関係を説明するための凶。

【図5】 従来例の回路結線図。

【図6】 他の従来例の回路結線図。

【符号の説明】

W1~W1 ウエル

Y1~Y4 ゲート制御配線

11 半導体基板

12a~12c トレンチ

13 ソース領域


14 ドレイン領域

15 ゲート電極

16 酸化膜

17 室化膜

18a~18c フィールド酸化膜



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

(5)

特開平4-352362

8225-4M 1I 0 1 L 29/78 3 7 1